Konečně přišla V7
Konečně to dorazilo, ale to bych nebyl já abych něco neposral :DPo dlouhém čekání mi dorazila poslední verze desek na Projekt65. Nová deska má hromadu integrovaných periféríí a může fungovat jako skutečný jednodeskáč.
Hlavní výpočetní kapacity obsluhuje procesor W65C02 od firmy WesternDigital na taktu 4MHz s 544KB RAM a 8KB ROM.
K dispozici jsou 3 rozšiřující sloty s kompletní 6502 sběrnicí a pár signály navíc, jako je globální IO select který reaguje na přístup k adresám $Cxxx, RX a TX, SPI interface a volitelné adresovatelné IRQ.
Sériový interface je R6551 s možností nainstalovat NXP SC28L92, to umožní zvýšit takt na krásných 14MHz, R6551 bohužel nezvládá tikat nad 4MHz.
Deska disponuje možností 8 nezávislých IRQ s prioritou. To znamená, že při čtené stavu IRQ registru se načte jen IRQ s nejnižším číslem/nejvyšší prioritou. Takhle funkce je čistě volitelná ke správné funkci přerušení stačí osadit jen IC8 a IC6 nechat prázdný.
Kromě UART rozhraní mám na desce SPI interface realizovaný v CPLD XC9572XL, hnaný na 16MHz. Díky němu je možný připojit do připraveného headeru čtečku SD karet a ovládat celkem 3 SPI zařízení. Gameduino, SD kartu a libovolnou desku v rozšiřujících slotech.
Jako zobrazovadlo slouží pro mě už klasické GameDuino ve verzi od Olimexu. Připojené je ke sběrnici pomocí SPI interfacu, takže jsou přenosy rychlé a bez zbytečně složité emulace SPI na 6522.
O zvuk se stará chip SAA1099. Audio je vyvedené konektorem JACK na spodní straně desky.
Vstupy a výstupy jsou vyvedené na boku ze dvou R6522. VIA1 je vyvedená komplet a VIA2 slouží víceméně pro interní účely pořítače, na portuA jsou připojené LED diody a na portuB klávesnice.
K počítači jde taky připojit PS2 klávesnice buďto do připraveného konektoru, nebo po malé úpravě(to jsem mohl klidně udělat na PCB sám, ale nenapadlo mě to) do PS2 konektoru na GameDuinu. Klávesnice je čtená portemB na interfacu VIA2.
Na fotkách je vidět srovnání V7 vs V6.Opět platí že budu moc rád kdyby se někdo chtěl k volnočasovému tvoření přidat
A teď ty věci co jsem posral: A1 jsem při návrhu schématu připojil k adresovacímu CPLD na dvě nožicky, což vedlo ke ztrátě dne času přicházením na to proč je sakra A1 pořád LOW.Další posrání bylo že se mi nějak hnul odpor na ROMkou a vyzkratoval jsem si jím napájení, ale to jsem odhalil už ještě předtím než desky dorazily tak jsem to v pohodě opravil.
